SEMICON 一个穿无尘服的人，双手捧着一片晶圆。这大概是半导体行业最经典的自我形象——干净、精密、以晶圆为中心。

但在会场里待满三天之后，大家谈论的东西，已经不太是他手里那片晶圆了。今年被念得最多的词，不是纳米，不是光刻机，是Token。

英伟达首席技术官在大会主旨演讲里给出的比喻，是理解这一变化的入口。他说，类比传统工厂，投入的是电力、资本和数据，产出的是token。一开始，大家用token的数量来衡量这座工厂的产出；但到了agent时代，真正需要衡量的是产出的质量——也就是这些token里到底包含多少有用的智能。

这个比喻之所以重要，是因为它意味着买方的计量单位变了。过去买的是加速卡，数的是颗数；现在买的是一整座设施，数的是它消耗多少电、又能换出多少有效产出。于是整吉瓦（GW）。

全球数据中心每年新增装机规模，2026年约为10GW出头，到2030年可能达到30–40GW，较2026年增长三倍以上。按现场给出的每GW约400亿美元的资本开支系数折算，对应的年度投资规模约为1.2万亿至1.6万亿美元。

30至40GW是什么概念？根据上海市政府2026年6月公布的迎峰度夏口径，上海本地最大发电能力约为2360万千瓦，即约24GW；全市今夏预计最高用电负荷为4400万千瓦。也就是说，到2030年，全球数据中心一年新增的用电装机规模，就已经超过上海全市本地发电能力的总和。

把这个数字和电力供给的现实放在一起，产业讨论的重心，正在从“如何扩大算力规模”，转向“在资本与电力的双重约束下，如何提高单位投入的产出效率”。微软与谷歌在会上都强调了投入产出效率，其中谷歌明确表示，其 AI 优化的目标正在从“省钱”转向“省电”，再转向“提升每一瓦所创造的实际价值”。

既然电力是硬约束，那么钱花在哪里最划算？台积电给出的一组数字，是本届展会上最反直觉的信息之一。

在AI训练集群的利用周期中，用于计算的时间占比为38%，其余62%用于数据在芯片之间、机柜之间的搬运与同步。换句话说，昂贵的算力有相当一部分时间处在等待数据的状态。同一张投影还显示，单台交换机的功耗自 2020 年以来持续攀升——数据搬运不只占用时间，也在吃掉能耗预算。

顺着这条逻辑，计算性能与效率、互连带宽与效率、内存带宽/时延/密度，以及供电与散热。值得注意的是，四条路径里没有一条的解法是“更先进的光刻”。随着芯片所需的规模超出单颗光罩的物理限制，解法不再是更好的光刻机，而是更复杂的先进封装。

这并不意味着光刻不再重要，而是说增量创新的重心挪了位置。它在会上明确表示，2030 年之前不会采用业界最先进的High NA EUV光刻机。而在同一场论坛上，ASML宣布这款设备已经在英特尔的产线上投入量产。也就是说，最先进的光刻技术确实到位了，只是全球最大的晶圆代工厂判断，在未来五年里，它还不是最要紧的那件事。

先进封装这一侧的路线图则给得相当具体。台积电的CoWoS平台，做的是把运算芯片和高带宽存储并排装在同一块基板上，衡量它的关键指标就是这块基板能做多大。按台积电给出的时间表，这块基板的面积要在2028年扩大到目前的约2.5倍，好让一个封装体里能放下 20颗高带宽存储，2029年再增加到24颗。

基板的核心材料要从现在的有机材料换成玻璃。康宁这次直接把玻璃基板的实物搬到了展台上——半米见方的一整块玻璃，上面打了84万个孔，每个孔都要镀上金属，用来把上下两层连通。去年这还是路线图上的一张示意图，今年已经可以上手观察。

从圆形晶圆转向方形面板，同样做先进封装，方形面板不存在圆形晶圆的边角浪费，单位面积能产出的模块数量明显更高；而基板尺寸变大之后，更多芯片可以挨得更近，传输距离缩短，延迟与功耗随之下降。

用光代替铜线在芯片之间传输数据（共封装光学，CPO），是过去几年被反复讨论的方向。这一届展会上最大的变化不是技术本身，而是参与者的数量。

去年在同一个会场，系统性讲CPO的基本只有台积电一家；今年，从芯片设计、晶圆制造、封装测试，到设备、量检测、材料与光源，整条产业链都出现在同一个议题下，并成立了硅光子产业联盟。台积电同时更新了其 COUPE 通过SoIC键合（一种把两颗芯片直接面对面堆叠、不经传统凸块的连接工艺），把电子芯片（EIC）与光子芯片（PIC）整合在一起，复用既有的键合能力，而非新起一条产线。

但需要把两件事分开。在同一场论坛上，CPO与可插拔光模块在3.2T世代之前仍将共存，3.2T之后CPO的渗透率才有望进一步提升。从现场产业链的反馈看，面向横向扩展（scale-out）的一侧已经进入量产，面向纵向扩展（scale-up）的一侧仍在推进。

换句话说，产业链的成熟度确实在快速提升，但这与“CPO即将取代光模块”是两个不同的命题，二者的时间表相差数年。3.2T之前仍以可插拔为主，意味着此前市场担心的“光模块产业链被一夜颠覆”，在技术时间表上明显来得过早。就当前而言，真正吃紧的环节是光源（含 InP 光源），而主要的工程瓶颈集中在主动对准的吞吐与并行效率上——这使得精密光学、自动化对准与测试环节成为这一轮中确定性较高的受益方向。

如果说前面几条都还在预期之内，那么本届展会上最值得记录的一条，是瓶颈位置的转移。

今年上半年，产业界讨论的缺货主角是存储。最严重的瓶颈已经从存储转向了载板。

载板是封装体下方那块承载并连接芯片的基板。存储紧张时，客户尚可通过降低规格来缓解；载板则几乎没有降规空间——随着芯片尺寸与堆叠层数持续上升，载板的面积与层数只能同步增加。展会上披露的有机基板路线图显示，载板本体的最大尺寸要在四年内从110 × 110毫米走到230 × 230毫米，叠构层数则从22层增至36层。

有一个场面比数据更能说明问题。开幕当天下午的大师论坛，台上五位嘉宾分别是日月光投控执行长吴田玉、中国台湾半导体产业协会理事长侯永清、联发科副董事长暨执行长蔡力行、鸿海科技集团董事长刘扬伟，以及欣兴电子董事长简山杰。前四位所在的封装测试、晶圆代工、芯片设计与电子制造，都是产业链上最被熟知的环节；而欣兴电子做的是载板。放在过去，这个环节通常不会与代工和整机组装的龙头企业同台讨论。

这一环节最关键的设备与材料，主要来自日本的一批专业厂商，这些厂商规模都不大，但技术门槛很高，短期内几乎没有替代方案。为了推动上游同步扩产，欣兴花了一年半时间、召开了十余次会议，并带着下游客户一起去向供应商说明真实的市场需求。

载板环节的供给缓解，并不主要取决于载板厂自身的资本开支意愿，而取决于上游一批专业厂商的扩产节奏——而这一轮扩产才刚刚起步。一个在中国台北召开的展会，最后讨论的却是如何解决日本几家规模不大的公司的产能问题，这恰恰是当代半导体供应链的真实形态。

存储的叙事同样在变化。SK海力士在存储高峰论坛上提出，存储已经从一项成本项，转变为定义智能的核心要素之一。一个40岁的人与一个14岁的人，认知差异的主要来源并不是单纯的计算能力，而是长期学习并保存下来的记忆。

落到硬件形态上，这意味着存储层级正在按 AI负载的不同环节分化。闪迪在会上提出以HBF（高带宽闪存，High Bandwidth Flash）作为 HBM 的补充方案，预填充（prefill）环节侧重高带宽，解码（decode）环节则可以采用成本效率更高的存储形态。这一方案已不只停留在概念阶段——HBF 技术联盟于 2026年2月在开放计算项目（OCP）框架下成立，首份规范已于2026年8月发布。

供给侧的压力则相当直接。现场反馈显示，存储的紧缺正从HBM向传统服务器DRAM蔓延；而据SEMI预测，服务器端存储产能的扩张速度仍难以匹配需求增长。在数据中心装机持续增长的背景下，服务器端存储的供需在2027至2028年之前恐怕难有明显缓解。

如果说前面讲的是“如何把每一瓦用得更值”，那么还有一端是“这一瓦怎么送进去、又怎么带走”。

多位讲者在会上强调，随着单芯片功耗持续提升，800伏直流供电架构、固态变压器以及宽禁带功率半导体的重要性都将上升。展会上2024年一代产品的典型TDP为1000–1400瓦，风冷或液冷均可；2026年一代升至2300–3600瓦，液冷成为必需；到2028年一代，这一数字进一步升至4400–6000瓦，对应的散热方案已经指向浸没式或嵌入式。

这条曲线解释了为什么供电与散热会被台积电列为数据中心四条技术路径之一，也解释了为什么这一届展会上，电源与热管理展台前的人流明显多于往年。

把这几件事串在一起，本届SEMICON 这一轮AI基础设施建设，正在从“比谁的规模更大”，转向“比谁的账算得更清”。

电力是硬约束，而在硬约束之下，竞争的焦点必然从单点性能转向系统级效率——计算、互连、存储、供电与散热之间的协同，正在取代任何单一环节的领先，成为决定性的变量。

至于那个抱着晶圆的形象代言人，它大概还会在门口站很多年。只是这个行业真正在卖的东西，已经不完全是他手里那片晶圆了。

作者为华泰证券海外科技首席分析师。本文根据作者2026年8月31日至9月2日在中国台北SEMICON Taiwan 2026的现场走访整理，所引数据均来自各公司在该展会的公开演讲与展台展示。